@Int. Cl. 5

識別記号 广内整理番号

❷公開 平成 2年(1990)10月12日

G 02 F

1.10

8708-2H 8708-2H

3/20 G 09 G ι.

3/36

6376-5C 8621-5C

未請求 請求項の数 1 審査請求

60発明の名称

マトリクス形表示パネルの駆動回路

②特 頭 平1-73912

②出 類 平1(1989)3月28日

原 個発

神奈川県横浜市磯子区新杉田町8

所内

願 人 株式 会社 東芝 神奈川県川崎市幸区堀川町72番地

弁理士·則近· 憲佑、 外1名: 倒代

化电子 经收款 计处理器 医抗压力

Land Carlotte

1. 発明の名称

マトリクス形表示パネルの駆動回路

2. 特許請求の範囲

各々複数のアドレス線および信号線により駆動 されるマトリクス形表示パネルの駆動回路におい て、前記アドレス線を駆動するための回路がシフ トレジスタと、このシフトレジスタの各段出力に 入力増子の一方が各々接続された第1 および第2 の論理積または論理和回路群を具備するとともに、 前記入力端子の他方につき前記第1および第2の。 **論理程または論理和回路群毎に共通接続して第1**。 および第2の制御入力端子が少なくとも設けられ たことを特徴とするマトリクス形数示パネルの駆

3. 発明の詳細な説明 -

【短明の目的】

(産業上の利用分野)

この発明はマトリクス形表示パネルの駆動回路 に関し、特にアドレス線を駆動するための回路に 関する。

(従来の技術)

近年、ブラウン管に代ってマトリクス形表示パ ネルが盛んに利用されている。マトリクス形表示 パネルには、液晶を用いたもの、ガス放電を用い、 たもの、エレクトロルミネッセンスを用いたもの。 跡がある。中でも、低電圧駆動が可能で低消費電 力、カラー化が容易等の点から波晶を用いたマト リクス形表示パネルが広く利用されるようになっ ている。

一般に、マトリクス形表示パネルでは、表示信 母が供給される複数の信号線と、アドレス信号が 供給される複数のアドレス線とを備えている。従 って、これらのマトリクス形表示パネルを用いた。 表示装置では、多数の出力端子を有する信号線取 動回路およびアドレス線駆動回路が不可欠である。

第4回は、従来のアドレス線駆動回路を説明す るための表示装置の構成図で、特公昭58-45 034号公和に記載されたものである。同図にお いて、4は各画公毎にMOSトランジスタを配置。 したアクティブマトリクス形表示パネルである。
C1, C2 …… Cm は表示パネルの信号線、R1, R2 …… Rn は表示パネルのアドレス線である。信号線C1, C2 …… Cm には信号線駆動回路 5 が接続されている。奇数行アドレス線R1, R3 …… Rn-1 にはアドレス線取動回路 6 Lが、また供数行アドレス線R2, R4 …… Rn にはアドレス線取動回路 6 Rが接続されている。アドレス線駆動回路 6 Rが接続されている。アドレス線駆動回路 6 L, 6 Rは同一回路構成をなし、集積回路素子化されている。このアドレス線駆動回路 6 L, 6 Rは、シフトレジスタ 6 1 L, 6 1 Rおよび 2 人力 N A N D 回路群 6 4 L, 6 4 Rを有する。6 2 L, 6 2 R はスタートパルス入力端子、6 5 L, 6 5 R は制御入力端子である。

第4図のアドレス線駆動回路 6 L。 6 Rの特徴は、2人力NAND回路群 6 4 L。 6 4 Rを设けることにより、奇数行のアドレス線と偶数行のアドレス線が左右に別々に引き出された表示パネルに対し、シフトレジスタ 6 1 L。 6 1 Rの段数の

要とする場合がある。特に、全てのアドレス線が 一辺に引き出された表示パネルを用いた場合には、 ユーザの走査駆動方式の仕様に従って2 和類の駆動用集積回路案子を使用せざるを得ない。表示袋 屋の製造業者にとって、ノン・インクレース走査 駆動とインクレース走査駆動の両方の表示装置を 作成する場合には、両者の集積回路案子が混在す るという不都合も生じ易い。

この発明は、このような課題を解決するもので、 表示パネルのアドレス線引き出し方法および走査 駆動方式にかかわらず、すべてに対応できるマト リクス形表示パネルの駆動用集積回路業子を提供 することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明では、各々複数のアドレス線および信号 線により駆動されるマトリクス形表示パネルの駆 動回路において、アドレス線を駆動するための回 路がシフトレジスクと、このシフトレジスクの各 及出力に入力端子の一方が各々接続された第1お 無駄を行くことができることである。そして、スタートバルス入力増子62L、62R、クロックバルス入力増子63L、63Rへ供給するパルス 信号の変更により、表示パネル4のn本のアドレス線をノン・インタレース走査駆動することができる。また、全てのアドレス線が一辺に引き出された表示パネルに適用してノン・インタレース走査駆動することもできる。

(発明が解決しようとする課題)

しかしながら、上述のアドレス線駆動回路 6 L、6 R は、全てのアドレス線が一辺に引き出された 表示パネルのインタレース駆動には使用不可能で ある。このため、全てのアドレス線が一辺に引き、 出された数示パネルでインタレース走査駆動する、 には、それ専用に設計された駆動用集積回路業子 が必要となる。

以上のように、従来のアドレス線駆動回路では 表示パネルのアドレス線引き出し方法および走査 駆動方式により、専用の駆動用集積回路索子を必

よび第2の論理校または論理和回路群を具確するとともに、人力婦子の他方につき第1および第2の論理校または論理和回路群毎に共通接続して第 1および第2の制御入力婦子が少なくとも設けられたことを特徴とするマトリクス形表示パネルの駆動回路である。

(作用)

アドレス線駆動回路を上述のように構成することにより、特公昭58-45034号公報記載のアドレス線駆動回路と同様に、アドレス線を奇数が行と偶数行に別けて2辺に引き出された表示パネルにも適用してインタレース走査駆動を行なうことができる。 更に、アドレス線が全て一辺に引き出された表示パネルに対してもノン・インタレース走査駆動を行なうことができる。

このため、表示パネルのアドレス線引き出し方法および走査駆動方式にかかわらず、1 種の駆動 回路ですべてに対応できるマトリクス形表示パネ ルの駆動用集積回路が実現できる。

郊1 図は本発明に係る駆動回路の実施例を説明 , するための構成図で、全てのアドレス線が1辺に 引き出された表示パネルの駆動に適用した場合を . 元オ

図において、1はアクティブマトリクス形液晶 表示パネルを示し、C1 , C2 …… C 』は表示パネルの信号線、R1 , R2 …… R n はアドレス線 を示す。この表示パネル1では、アドレス線 R1 , R2 …… R n が表示パネルの一辺に引き出されて、いる。なお、表示パネルの一辺に引き出されて、いる。なお、表示パネルと同様の構成であり、 さいる。なお、表示パネルと同様の構成であり、 対価な説明は省略するが、 基本的な構成としては、 一方の基板に信号線 C1 , C2 …… C e とアドレス線 R1 , R2 …… R n が交変するように形成され、その交差部に薄膜トランジスクを介して画常 電極が配置され、また他方の基板には共通電極が 形成され、両基板間に液晶組成物を挟持してなる。

炎示パネル1の信号線Cl, C2 …… C m には

パルスを発生せしめる。これらのパルスはシフトレジスタ31の各段の出力に多対応して設けられた第1の絵理積回路群34および第2の論理積回路群35の各回路の一方の入力端子に各々供給される。第1の論理積回路群34の各回路の他方の入力端子には端子36より制御パルスよが供給され、第2の論理積回路群35の各回路の他方の入力端子には端子37より制御パルスよが供給される。

併号線駆動回路2が、またアドレス線R1. R2 ……Rπ にはアドレス線駆動回路3が接続されて いる。

アドレス線駆動回路 3 は、シフトレジスタおよびゲート群を有している。即ち、シフトレジスタ 3 1、第1の倫理版(AND)回路群 3 5を育する。尚、3 2 はスタートパルス入力端子、3 3 はクロックパルス入力端子、Q1,Q2 ……Qk はシフトレジスタ 3 1 の格段の出力端子、また 3 6,37 は第1の論理 (AND)回路群 3 4、第2の論理版(AND)回路群 3 5 の制御入力端子である。

第2図は、第1図のアドレス線脳動回路3の動作を説明するための被形図で、表示パネル1のアドレス線R1, R2 ……Rn をインクレース走査駅動する場合を示している。

即ち、シフトレジスタ 3 1 は、端子 3 2 に入力 されるスタートパルス a を、端子 3 3 に入力され るクロックパルス b で順次シフトさせ、その出力 端子 Q1 . Q2 …… Qk に q1 . q2 …… qk の

御パルス d により第2の論型積回路群35が遊択となり、表示パネル1の偶散行のアドレス線R2,R4……Rnには、第2の論理積回路群35より「2,「4……rnに示す駆動パルスが供給されて、偶数フィールドTfeの走査が行われる。この様にして、全てのアドレス線が走査され、2:1インタレース駆動方式によるフレームTf走査が達成される。尚、第1,第2の論理積回路群34,35に与えられる制御パルスを、dの代わりに、eおよびfに示す制御パルスを用いてもよい。

次に、表示パネルをノン・インタレース走査駆動する場合を、第3図に示す被形図を参照して説明する。

る。シフトレジスタ31の名段出力パスル q1. q2 …… qk のオン期間に、制御パルス c. dに より第1. 第2の論理積回路群34. 35が交互 に選択. 非選択となり、表示パネル1のアドレス 線 R1. R2 …… Rn には第1. 第2の論理 報回 路 F 34, 35 より、 F 1. F 2 …… F n に示す 駆動パルスが順次供給され、ノン・インタレース 走査 駆動によるフレーム T 1 走査が行われる。

尚、第3図に示した制御パルスとおよびもの代 わりに、クロックパルストおよびこれと逆相のパ ルスを用いても良い。

以上のように、本発明のアドレス線駆動回路に よれば、アドレス線が一辺に引き出された表示パ ネルに対してインタレース走査駆動、ノン・イン タレース走査駆動のいずれにも適用させることが できる。

また本発明のアドレス線駆動回路は、第4図に示すように、奇数行と偶数行のアドレス線が左右 2辺に引き出された表示パネルに対しても用いる ことができる。即ち、全てのアドレス線が一辺に

ス走査方式にかかわらず、すべてに対応できるマ トリクス形表示パネルの駆動用集積回路を提供す ることができる。

これにより、1 種類の駆動用集積回路案子で全てに対応でき、駆動用集積回路案子の量虚効果も高まり、安価にマトリクス形表示装置を提供することが可能になる。更には、ノン・インタレース走査駆動とインタレース走査駆動の両方の表示装置を作成する場合でも、駆動用集積回路案子が混在して誤使用による不良の発生という問題も解消される。

4. 図面の簡単な説明

類1図は本発明の実施例の駆動回路を説明するための構成図、第2図は第1図の駆動回路をインタレース走査駆動させる場合の被形図、第3図は第1図の駆動回路をノン・インタレース走査駆動させる場合の被形図、第4図は従来の駆動回路を説明するための構成図である。

 代型人 弁理士
 則 近 窓 佑

 同
 竹 花 忍久男

引き出された炎示パネルのアドレス線を順次選択。 してノン・インタレース走査駆動できることから 明らかなように、端子32、33、36および 37に入力するパルス信号の選択により、奇数行 と供数行のアドレス線が左右2辺に引き出された 数示パネルに対してもインタレース走査駆動、ノ ン・インタレース走査駆動を容易に行なうことが できる。

本実施例ではシフトレジスタと論理積回路群で 構成されるものについて説明したが、論理の反転 により、論理積回路群の代わりに論理和回路群を 用いて構成することもできる。また本実施例では 論理積(ANDゲート)回路の出力で直接アドレ ス線を駆動する如くに図示したが、NANDゲート とインパーティング・パッファの組み合わせで も良いし、レベル変換回路やスイッチ回路を付加 することもできる。

「発明の効果」

本発明によれば、炎示パネルのアドレス線引き 出し方法およびインタレース, ノン・インタレー







